litceysel.ru
добавить свой файл
1 2 ... 7 8


МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ


БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ

УНИВЕРСИТЕТ ТРАНСПОРТА


Кафедра автоматики и телемеханики




К. А. Бочков, Ю. Ф. Березняцкий




Анализ функциональной структуры

и синтез дискретных устройств


Лабораторный практикум

по дисциплине «Теория дискретных устройств»


Ч а с т ь III


Гомель 2001


МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ


БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ

УНИВЕРСИТЕТ ТРАНСПОРТА


Кафедра автоматики и телемеханики




К. А. Бочков, Ю. Ф. Березняцкий




Анализ функциональной структуры

и синтез дискретных устройств


Лабораторный практикум

по дисциплине «Теория дискретных устройств»


Ч а с т ь III


Одобрен методическими комиссиями

факультета безотрывного обучения и электротехнического факультета


Гомель 2001

УДК 656.25:681.32 (075.8)

Б 866


Бочков К. А., Березняцкий Ю. Ф.


Б 866 Анализ функциональной структуры и синтез дискретных устройств: Лабораторный практикум по дисциплине «Теория дискретных устройств». Ч. III / Белорус. гос. ун-т трансп. – Гомель: БелГУТ, 2001. – 38 с.


Рассматриваются вопросы анализа функциональной структуры и синтеза дискретных устройств с применением программы «Электронная лаборатория».

Предназначен для студентов третьего курса факультета безотрывного обучения и студентов второго курса электротехнического факультета, обучающихся по специальности Т 11.05 «Автоматика, телемеханика и связь на транспорте».

Р е ц е н з е н т – канд.техн.наук, доцент кафедры «Микропроцессорная техника и информационно-управляющие системы»


С. Н. Харлап


© К. А. Бочков, Ю. Ф. Березняцкий, 2001.


ВВЕДЕНИЕ


Целью данного цикла лабораторных работ является изучение принципов построения, логической структуры и функциональных особенностей дискретных устройств на базе программы «Электронная лаборатория» (“Electronics Workbench”) фирмы “Interactive Image Technologies”, а также получение практических навыков анализа и синтеза дискретных устройств различного назначения.

В третьей части лабораторного практикума рассмотрены вопросы синтеза и анализа регистров, счетчиков а также надежных комбинационных схем с проверкой правильности их функционирования.


Л а б о р а т о р н а я р а б о т а № 1



ИЗУЧЕНИЕ СЧЕТЧИКОВ ИМПУЛЬСОВ



Ц е л ь р а б о т ы. Изучить назначение, структуры, принцип действия и особенности счетчиков импульсов различных видов на базе программы «Электронная лаборатория».

1 Cведения из теории



Счетчиком называется устройство, подсчитывающее число импульсов и представляющее собой последовательное устройство с одним двоичным входом и определенным числом внутренних состояний, отождествляемых с некоторым числовым кодом. Значение числового кода является одновременно выходным словом счетчика, представляющим результат счета. Возможна более широкая трактовка счетчика как генератора числовых кодов (например, в программных устройствах, в том числе в ЭВМ).

В устройствах цифровой обработки информации счетчики широко применяют как самостоятельные изделия в качестве компонентов более сложных функциональных устройств: в счетных схемах, схемах образования и измерения временных интервалов, распределителях импульсов, в программных устройствах и др.

В счетчиках используют числовые коды с различными основаниями счета т. Наиболее часто применяют двоичные (т = 2) и десятеричные (т = 10) счетчики, а также восьмеричные (т = 8) и шестнадцатеричные (т = 16). Максимальное число импульсов, которое может сосчитать счетчик, называется коэффициентом (модулем) счета Ксч. Счетчики могут быть одноразрядными, если Ксч не превышает основание счета m, многоразрядными, если Ксч > m. В многоразрядном счетчике выходное слово будет представлять n-разрядное число, где п – число разрядов счетчика. При этом многоразрядное число будет отображаться комбинацией состояний одноразрядных счетчиков:, где – показание (цифра) i-ro разряда. Коэффициент счета многоразрядного счетчика Ксч = mn.


Чтобы отображать все символы числового кода, каждый разряд счетчика должен иметь столько же состояний, сколько цифр в используемой системе счисления. В счетчиках статического типа состояния изображаются потенциалами на его выходах, число которых равно числу состояний. Состояние каждого разряда может отображаться логической единицей (прямые выходы) или логическим нулем (инверсные выходы) на соответствующем выходе. На остальных выходах должны быть логические инверсные значения. Выходы счетчика, его состояния и цифры обозначают 0, 1, ..., m  1 (рисунок 1.1). Символом счетчиков на схемах служат буквы СТ, которые могут дополняться числом, характеризующим коэффициент (модуль) счета.

Состояние N = 0 называется начальным. Для перевода счетчика в начальное состояние в нем предусматривается установочный вход R. Операция «установка 0» заключается в подаче управляющего сигнала на вход R.

Если число входных импульсов превышает коэффициент счета, то счетчик переполняется и затем возвращается в исходное состояние. Таким образом, коэффициент счета характеризует число импульсов, доступных счету за один цикл. После каждого цикла счета на последнем выходе возникает перепад напряжения, чем объясняется второе функциональное назначение счетчиков: деление числа входных импульсов. Если входной сигнал периодический с частотой Fвх, частота выходного сигнала. Счетчики можно снабжать специальными выходами, указывающими возникновение ситуации переполнения.

Импульсы считаются как в направлении увеличения, так и в направлении уменьшения числового кода.

По направлению счета счетчики делятся на суммирующие, вычитающие и реверсивные.

В суммирующем счетчике каждый очередной импульс на входе увеличивает значение кода на единицу, а в вычитающем счетчике – уменьшает на единицу. Реверсивный счетчик может работать как суммирующий или как вычитающий счетчик в зависимости от управляющих сигналов, определяющих направление счета.





Рисунок 1.1 – Логическая схема одноразрядного счетчика


Современная элементная база позволяет строить самые разнообразные счетчики. Базовыми элементами для счетчиков служат JK- и D-триггеры. Любой из счетчиков можно реализовать по синхронному или асинхронному принципу. Синхронные (тактируемые) счетчики строят на синхронных триггерах. В них каждый разряд, кроме информационного (счетного) входа Т, имеет синхронизирующий (тактовый) вход С. Асинхронные счетчики строят на асинхронных триггерах или на синхронных, работающих в асинхронном режиме, когда тактирующий вход С используется как информационный.

Двоичным счетчиком называется счетчик, у которого выходной код представляет собой число в двоичной системе счисления: , где N0 Nn-1 двоичные числа.

Модуль счета двоичного счетчика равен целой степени числа два – 2n.

Образовать двоичный счетчик можно, соединяя каскадно счетчики с основанием счета т = 2. При т = 2 счетчик имеет только два внутренних состояния и может быть реализован на одном триггере со счетным входом (Т-триггере). Кроме триггера, в его составе могут быть логические схемы для формирования управляющих сигналов и сигналов переноса. Выходная двоичная переменная триггера Q определяет значение числового кода, т. е. N=Q.

Триггеры со счетным входом не выпускают в виде самостоятельных изделий, а образуют их из более универсальных JK- и D-триггеров. Счетный вход у интегральных JK-триггеров образуется объединением входов J и К только в случае синхронного Т-триггера. В асинхронном режиме роль счетного входа исполняет синхронизирующий вход С. Триггер D-типа преобразуется в счетный соединением входа D с выходом. Счетные импульсы подаются на вход С.


Структура связей между разрядами зависит от способа передачи (переноса) информации между разрядами и используемых в счетчике триггеров, которые могут иметь прямые или инверсные, статические или динамические входы, а также отличаться способом образования Т-входа. Применяют два способа передачи информации: последовательный от низшего разряда к высшему и параллельный (одновременно во всех разрядах).

В счетчиках с последовательным переносом триггер i-гo разряда переключается выходным сигналом триггера (i  1)-го разряда счетчика. В счетчиках с параллельным переносом для формирования сигналов переноса в схему вводят конъюнктуры. На все триггеры счетчика одновременно воздействуют входной (счетный) сигнал и сигналы с выходов других триггеров.

В счетчиках суммирующего типа двоичный разряд переполняется при единичном состоянии триггера, и на прямом выходе образуется логический перепад от 1 к 0. Следовательно, при использовании триггеров с прямым динамическим входом в качестве сигнала переноса необходимо применять инверсный выход триггера. В счетчиках вычитающего типа разряд переполняется при нулевом состоянии триггера, и в схеме переноса необходимо использовать прямой выход.

Проиллюстрируем работу двоичного счетчика на Т-триггерах (рисунок1.2, а) для случая п = 3, принимая в качестве числового кода комбинации логических сигналов Q3 Q2 Q1 на прямых выходах триггеров. Пусть в исходном состоянии N = 0, т. е. все триггеры находятся в состоянии логического нуля и выходное слово 000. Для связи между разрядами использованы инверсные выходы , поэтому на информационных входах второго и третьего разрядов – логические единицы.


Рисунок 1.2 – Логическая схема двоичного асинхронного счетчика на Т-триггерах (а) и временные диаграммы его работы (б)

Первый импульс (логический перепад от 0 к 1) переключает триггер T1 в состояние 1, на его инверсном выходе возникает перепад от 1 к 0 (рисунок 1.2, б). Триггер Т2 (а следовательно, и Т3) своего состояния не меняет. Выходной код принимает значения 001, приведенные в таблице 1.1. На входе Т2 возникает состояние логического нуля, а на входе ТЗ сохраняется логическая единица. Второй импульс возвратит первый разряд в состояние нуль. На инверсном выходе Т1 сформируется сигнал переноса (логический перепад от 0 к 1), и Т2 переключится в единичное состояние. На входе ТЗ будет логический перепад от 1 к 0, и он сохранит свое значение. Выходное слово примет вид 010.

Т а б л и ц а 1.1 – Таблица состояний суммирующего счетчика

Число

импульсов

Состояние счетчика

Числовой код

Q3

Q2

Q1

0

0

0

0

0

1

1

0

0

1

2

2

0

1

0

3


3

0

1

1

4

4

1

0

0

5

5

1

0

1

6

6

1

1

0

7

7

1

1

1

8

0

0

0

0


Дальнейшая работа протекает аналогично. Третий импульс вновь переключит Т1, но Т2 сохранит значение (код 011). На четвертом импульсе Т1 и Т2 переходят в состояние 0, при этом в цепи связи между вторым и третьим разрядами сформируется сигнал переноса, и ТЗ переключится в состояние 1 (код 100). После отсчета семи импульсов (код 111) схема вернется в исходное состояние 000.

Реализовать такой счетчик можно также и на обычных D-триггерах с прямым счетным входом (рисунок 1.3).


Рисунок 1.3 – Логическая схема двоичного асинхронного счетчика на D-триггерах

Для перехода к вычитающему счетчику достаточно в цепи переноса заменить инвертирующий выход прямым. Работу вычитающего счетчика иллюстрирует таблица 1.2.


Т а б л и ц а 1.2 – Таблица состояний вычитающего счетчика

Число

импульсов

Состояние счетчика

Числовой код

Q3

Q2

Q1

0

7

1

1

1

1

6

1

1

0

2

5

1

0

1

3

4

1

0

0

4

3

0

1

1

5

2

0

1

0

6

1

0

0

1

7

0

0

0


0

8

7

1

1

1

В синхронных счетчиках (рисунок 1.4) счетный сигнал Т одновременно подается на входы синхронизации триггеров всех разрядов.

В таких триггерах при С = 1 предварительно запоминается информация, а ввод ее осуществляется при С = 0, т. е. в структурном отношении они эквивалентны триггеру с инверсным счетным входом. Поэтому в случае суммирующего счетчика в цепи переноса должен использоваться прямой выход.

Временная диаграмма синхронного счетчика совпадает с диаграммой асинхронного счетчика, если не учитывать временные сдвиги переключения старших разрядов в асинхронном режиме.




Рисунок 1.4 – Логическая схема синхронного счетчика на JK-триггерах с

MS-структурой (а) и временная диаграмма его работы (б)

Временные диаграммы двоичных счетчиков (рисунки 1.2, б и 1.4, б) показывают, что они одновременно являются делителями частоты. Действительно, если частота импульсов на входе счетчика F, то на выходе первого разряда частота F1 = F/2, на выходе второго разряда – F2 = F/4, на выходе третьего разряда – F3 = F/8 и т. д.

Главное достоинство данных счетчиков (с последовательным переносом) – простота схемы. Сигнал переноса с этих счетчиков передается от одного разряда к другому в результате последовательного срабатывания триггеров одного за другим. Это приводит к возникновению временно ложных выходных слов и создает опасность появления помехи на выходах логических схем, подключенных к счетчику. Кроме того, снижается быстродействие счетчика.


Ускорение переноса в счетчиках основано на применении логических элементов, обеспечивающих одновременное формирование сигналов переноса для всех разрядов. Единица передается в старший разряд при переполнении младших разрядов и, следовательно, сигнал переноса Тj на входе j-го разряда конъюнктивно связан с состоянием триггеров предшествующих разрядов 1, 2, ..., (j 1): .

Реализация параллельного переноса сводится к реализации вышеуказанных функциональных зависимостей для каждого разряда счетчика. Для этого применяют TV-триггеры (рисунок 1.5), на Т-входы которых подаются счетные импульсы, а на V-входы – сигналы переноса, формируемые согласно формуле для Тj. Триггеры, на V-входе которых имеется сигнал переноса, одновременно переключаются с приходом очередного счетного импульса, и в счетчике устанавливается новое состояние.

Ускорение переноса усложняет структуры счетчика особенно при большом числе разрядов. Поэтому используют комбинированные счетчики, в которых каскадное соединение сочетается с параллельным переносом в каждом каскаде.



Рисунок 1.5 – Логическая схема двоичного счетчика с параллельным переносом на TV-триггерах

Кольцевые счетчики применяют при основании системы счета больше двух >2). Число триггеров в кольцевом счетчике равно числу состояний (основанию счета). В каждом состоянии в нем существует только одна единица, которая по мере поступления счетных импульсов на вход перемещается из одного триггера в другой. Цикл работы кольцевого счетчика равен числу триггеров. В конце цикла единица из последнего триггера вновь поступает в первый триггер.


Кольцевые счетчики выполняются на D- или JK-триггерах. В первом случае информационный вход D и оба входа J и К во втором случае соединяют с выходом или с обоими выходами предшествующей ступени, образуя замкнутое кольцо (рисунок 1.6).




Рисунок 1.6 – Логическая схема пятиразрядного кольцевого счетчика (а) и временная диаграмма его работы (б)

Во время установки схемы в начальное состояние сигналом «Пуск» в первый триггер заносится единица, которая при каждом тактовом импульсе передается в следующую ступень. Остальные триггеры устанавливаются в нуль. Требуемый числовой код образуется непосредственно сигналами Q1,..., Q5 без дешифратора.

При сбое кольцевых счетчиков в них могут возникать недопустимые состояния (например, несколько единиц в выходном слове), которые не устраняются сами собой. Этот недостаток исключается введением цепи логической коррекции. Так, например, работу счетчика на JK-триггерах (рисунок 1.7) корректирует конъюнктор DD1, блокирующий вход первой ступени, до тех пор пока счетчик не будет приведен в начальное состояние. Благодаря этому работа счетчика при любых сбоях восстанавливается к началу очередного цикла.



Рисунок 1.7 – Логическая схема счетчика Джонсона с коррекцией состояний

Двоичные счетчики с обратными связями являются наиболее экономичными в отношении расхода триггеров. Например, для реализации десятичного кольцевого счетчика требуется 10 триггеров, а используя двоичные счетчики, 10 цифр можно отобразить при помощи четырех триггеров. Для устройств на дискретных компонентах это обстоятельство может иметь решающее значение.


Двоичные счетчики могут быть обращены в недвоичные с коэффициентом счета введением дополнительных логических связей. Число двоичных разрядов п выбирают равным числу разрядов коэффициента Ксч, записанного в виде двоичного числа. Например, для счетчика с модулем Ксч= 1010 = 10102 необходимы четыре разряда. При таком выборе число состояний 2n будет ближайшим числом больше заданного Ксч. Изменяя естественный порядок счета, дополнительные связи позволяют исключить 2nКсч лишних состояний.

Наибольшее распространение получили десятичные (декадные) счетчики, считающие в двоично-десятичном коде (рисунок 1.8, а). Чтобы избежать дополнительных логических элементов, в них использованы триггеры с входной логикой, имеющие несколько J (К) входов, объединенных логической операцией И.

До цифры 7 счетчик (рисунок 1.8, б) работает как асинхронный двоичный. В состоянии 7 (0111) на входы J четвертого разряда поступают две единицы из второго и третьего разрядов, и при счете 8 в него заносится единица.

Логический нуль с инверсного выхода четвертого разряда поступает на вход J второго разряда, удерживая второй и третий разряды в состоянии нуль. Переключение первого разряда при счете 9 подготавливает сброс четвертого разряда, состояние входов которого соответствует комбинации J = 0, К = 1. При счете 10 счетчик возвращается в нулевое состояние.




Рисунок 1.8 – Логическая схема двоично-десятичного счетчика (а) и временная диаграмма его работы (б)


В состав многих серий, кроме декадных счетчиков, входят также счетчики-делители с разными коэффициентами деления (3, 5 и т. д.). Широко распространены счетчики-делители с последовательным переносом в коде 8421, в схему которых вводится дополнительный логический элемент, исключающий лишние состояния. Счетчик работает как двоичный до достижения некоторого состояния, определяемого коэффициентом счета Ксч, которое дешифрируется логическим элементом, и на его выходе формируется сигнал сброса. По цепи обратной связи сигнал сброса подается одновременно на R-входы всех триггеров, возвращая счетчик в нулевое состояние.

Дешифрируемая комбинация в таком счетчике совпадает с двоичным кодом коэффициента счета Ксч (например, 1010 при Ксч = 10). Дешифратор представляет собой логический элемент И либо И-НЕ (в случае инверсных входов R). Входы дешифратора соединяют с прямыми выходами триггеров, находящихся в единичном состоянии.

При счете до 10 счетчик-делитель с Ксч = 10 (рисунок 1.9) работает как асинхронный двоичный. В состоянии 1010 дешифратор на двух элементах И-НЕ вырабатывает сигнал сброса, которым все разряды счетчика переводятся в нулевое состояние.

Реверсивный счетчик может работать в режиме суммирования или вычитания в зависимости от управляющих сигналов. Так как для изменения направления счета достаточно в цепи переноса сигнала заменить инвертирующий выход прямым, то реверсивные счетчики снабжают устройствами, коммутирующими сигналы переноса с одного выхода на другой при изменении режима работы.





Рисунок 1.9 – Логическая схема счетчика-делителя с логическим элементом для формирования сигнала сброса (а) и временная диаграмма его работы (б)


В схеме асинхронного реверсивного счетчика на JK-триггерах (рисунок 1.10) направление счета определяется сигналами Сс, Св. Счетчик работает в режиме прямого счета при Сс = 1 (Cв = 0). В этом случае блокирован нижний конъюнктор коммутирующих логических элементов 2И-ИЛИ-НЕ и в цепях сигналов переноса используется прямой выход.

Рисунок 1.10 – Логическая схема реверсивного счетчика


В режиме обратного счета Св =1 (Сс = 0) в цепь переноса вводится инверсный выход. В зависимости от управляющих импульсов складывается или вычитается двоичное число, записанное в счетчике, с числом, представленным в единичной системе, записанным одними единицами, например, 11111 – 5, в виде последовательности импульсов на входе счетчика.

Счетчики повышенного уровня интеграции имеются в составе многих серий микросхем, оформленные как самостоятельные изделия. Многие из них обладают универсальными свойствами и позволяют решать большинство практических задач, связанных с применением счетчиков. Несколько таких микросхем имеются в составе серий ТТЛ и КМОП: К155ИЕ2, К155Е4, К155ИЕ6, К155ИЕ7, К155ИЕ8, К155ИЕ9 в составе ТТЛ-серии К155 широкого назначения, 564ИЕ16, 564ИЕ8, 564ИЕ9, 564ИЕ10, 564ИЕ11, 564ИЕ14 в составе КМОП-серии 564.

Универсальность счетчиков ТТЛ с последовательным переносом (К155ИЕ5, К155ИЕ4, К155ИЕ2) обеспечивается возможностью изменения их логической структуры. Каждый из счетчиков состоит из четырех JК-триггеров, разбитых на две секции (рисунок 1.11, а): три соединены в последовательную цепочку (элемент DD1), один выполнен самостоятельно (элемент DD2). Каждая из микросхем имеет логический элемент (DD3) для перевода всех триггеров в нулевое состояние. При каскадном соединении обеих секций и использовании элемента установки микросхемы позволяют организовать самые различные коды счета (например, 8421, 6421, 5421 и т. д.) и коэффициент счета (до 16).






Рисунок 1.11 – Логические схемы интегральных счетчиков с последовательным (а) и параллельным (б) переносами

Несколько иные принципы применяют в счетчиках ТТЛ с параллель­ным переносом (К155ИЕ9, К155ИЕ6, К155ИЕ7). Их универсальность обеспечивается за счет использования предварительной записи информации. Для этого каждый из четырех разрядов счетчика (Q1 Q2 Q4 Q8) имеет вход предварительной установки (входы D1 D2 D4 D8) (рисунок 1.11, б). Желаемое состояние записывается по сигналу ввода информации (вход V1).

Счетчики имеют выход переноса  и выход заема . Наличие входов установки и выходов переноса позволяет применять их в качестве программируемых счетчиков делителей, если сигнал с выхода переноса подать на вход разрешения записи. Коэффициент счета в этом случае будет определяться по формуле Ксч = КсчN0, и его можно программировать, изменяя число N0, записываемое в счетчик через входы D.

У реверсивных счетчиков предусматриваются два счетных входа: + 1 и 1. В режиме суммирования последовательность входных импульсов подается на счетный вход + 1, а сигнал переноса формируется на выходе  во время перехода из последнего состояния в нулевое. В режиме вычитания используется счетный вход  1 и сигнал переноса на выходе  при изменении состояния 000. Аналогичные принципы построения применяют в КМОП-счетчиках.



следующая страница >>